AXI4-Stream Upsizing/Downsizing Data Width Converters for Hardware-In-the-Loop Simulations
- Hardware prototyping is an essential part in the hardware design flow. Furthermore, hardware prototyping usually relies on system-level design and hardware-in-the-loop simulations in order to develop, test and evaluate intellectual property cores. One common task in this process consist on interfacing cores with different port specifications. Data width conversion is used to overcome this issue. This work presents two open source hardware cores compliant with AXI4-Stream bus protocol, where each core performs upsizing/downsizing data width conversion.
Verfasser*innenangaben: | Luis Vega, Philipp Schläfer, Christian de Schryver |
---|---|
URN: | urn:nbn:de:hbz:386-kluedo-34903 |
Dokumentart: | Wissenschaftlicher Artikel |
Sprache der Veröffentlichung: | Englisch |
Datum der Veröffentlichung (online): | 22.04.2013 |
Jahr der Erstveröffentlichung: | 2013 |
Veröffentlichende Institution: | Technische Universität Kaiserslautern |
Datum der Publikation (Server): | 23.04.2013 |
Freies Schlagwort / Tag: | AXI4-Stream; Data width converter Downsizing/Upsizing |
GND-Schlagwort: | FPGA; Hardware-in-the-loop; Streaming |
Fachbereiche / Organisatorische Einheiten: | Kaiserslautern - Fachbereich Elektrotechnik und Informationstechnik |
DDC-Sachgruppen: | 6 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau |
Lizenz (Deutsch): | Standard gemäß KLUEDO-Leitlinien vom 10.09.2012 |